

SR LATCH




S와 R 입력의 조합에 따라 출력값이 1로 설정되거나 0으로 초기화되며, 두 입력이 모두 0일 때는 이전 출력 상태를 유지한다는 것을 알 수 있었다.

D LATCH




Enable이 활성화된 상태에서는 입력 D에 따라 출력이 변하고, Enable이 비활성화되면 입력이 바뀌어도 기존 출력값을 유지한다는 것을 알 수 있었다.


D FLIP-FLOP



Clock의 상승 에지가 발생하는 순간에만 입력 D의 값이 출력 Q에 반영되며, 그 외의 순간에는 출력이 유지된다는 것을 알 수 있었다.

JK FLIP-FLOP






J와 K의 입력 조합에 따라 출력을 유지하거나 1 또는 0으로 변경할 수 있으며, 두 입력이 모두 1일 때는 출력값이 반전되는 것을 알 수 있었다.


D FLIP-FLOP (with Asynchronous Set and Clear)


normal



Set과 Clear가 비활성화된 상태에서는 Clock의 상승 에지에 따라 입력 D가 출력 Q에 반영되는 것을 알 수 있었다.


Asynchronous clear






Clear가 활성화되면 Clock의 변화와 관계없이 출력 Q가 즉시 0으로 초기화되는 것을 알 수 있었다.

Asynchronous set



Set이 활성화되면 Clock의 변화와 관계없이 출력 Q가 즉시 1로 설정되는 것을 알 수 있었다.

Clear higher priority



Set과 Clear가 동시에 활성화되었을 때 Clear가 우선적으로 적용되어 출력 Q가 0으로 초기화되는 것을 알 수 있었다.